Conception VHDL et Implantation FPGA des architectures des codes correcteurs d’erreurs

Simple item page
dc.contributor.authorHADDACHA LAMIAE
dc.contributor.teamTélécommunications et Systèmes Embarqués
dc.date.accessioned2016-07-13T14:44:16Z
dc.date.accessioned2025-05-21T14:03:50Z
dc.date.available2016-07-13T14:44:16Z
dc.date.issued2016-07-13
dc.date.registred2013
dc.description.cedSciences et technologies de l'information et de l'ingénieuren_US
dc.description.collaboratorBELKASMI Mostafa | HAMYANI Asmae
dc.description.laboratoryinformatiqueen_US
dc.identifier.urihttps://otrohati.imist.ma/handle/123456789/41389
dc.titleConception VHDL et Implantation FPGA des architectures des codes correcteurs d’erreursen_US

Files

Collections

CEDoc - Sciences des Technologies de l’Information et de l’Ingénieur