Catalogue des thèses Marocaine en cour
Conception VHDL et Implantation FPGA des architectures des codes correcteurs d’erreurs
Le Catalogue Collectif des Thèses en Afrique
Se connecter
Le Catalogue Marocain des Thèses En Cours
→
Université Mohammed V - Rabat
→
CEDoc - Sciences des Technologies de l’Information et de l’Ingénieur
→
Voir la Thèse
JavaScript is disabled for your browser. Some features of this site may not work without it.
Conception VHDL et Implantation FPGA des architectures des codes correcteurs d’erreurs
HADDACHA LAMIAE
URI:
http://thesencours.imist.ma/handle/123456789/41389
Date:
2013
Discipline:
informatique
Centre d'Etudes Doctorales (CED):
Sciences et technologies de l'information et de l'ingénieur
Encadrant:
BELKASMI Mostafa | HAMYANI Asmae
Equipe/Laboratoire:
Télécommunications et Systèmes Embarqués
Fichiers dans ce document
Fichiers
Taille
Format
Voir
Il n'ya pas de fichiers associés à cette thèse.
Cette thèse figure dans la collection suivante
CEDoc - Sciences des Technologies de l’Information et de l’Ingénieur
[562]
Recherche
Recherche
Cette Collection
Recherche Avancée
Parcourir
Tout le catalogue
Communautés & Collections
Par date de dépôt
Auteurs
Sujets
Par date d'enregistrement (inscription)
Cette Collection
Par date de dépôt
Auteurs
Sujets
Par date d'enregistrement (inscription)
Mon compte
Se connecter
S'enregistrer